Engenheiro(a) de Verificação e Layout de Circuito Integrado
Fechar o layout e a verificação física do projeto até o tape-out, com o rigor que um chip que vai para produção exige.
Layout analógico é onde o projeto vive ou morre: casamento de dispositivos, controle de parasitas, isolamento de ruído entre domínios analógico e digital. Você é responsável por transformar o esquemático em silício fabricável e por provar, com DRC, LVS e extração, que ele está correto antes do tape-out.
COMO FUNCIONA ESTA VAGA
A posição integra um projeto de pesquisa e desenvolvimento submetido a agência de fomento. Nessa modalidade a subvenção econômica custeia a equipe própria em regime CLT — não é bolsa.
Estamos formando o quadro durante a submissão. A contratação efetiva ocorre com a aprovação do projeto, e quem já está no banco é chamado primeiro. Currículo Lattes é o que pesa na avaliação.
A TELI é uma empresa brasileira de tecnologia em saúde, com produtos em operação e registro de software no INPI. Trabalho remoto por padrão; onde há laboratório ou ICT parceira, o modelo é híbrido. Os detalhes do projeto são compartilhados durante o processo seletivo.
O que você vai fazer
- Executar layout analógico e mixed-signal com técnicas de casamento e guarda.
- Rodar DRC, LVS, antenna e extração parasitária, e fechar as simulações pós-layout.
- Montar o pacote de tape-out junto à foundry.
- Manter a documentação e o versionamento do banco de dados de projeto.
Requisitos
- Mestrado em Microeletrônica ou experiência comprovada equivalente.
- Layout analógico em Cadence Virtuoso e verificação com Calibre ou Assura.
- Leitura fluente de design rules e documentação de PDK.
Diferenciais
- Participação em tape-out concluído.
- Experiência com circuitos de baixo ruído ou baixa tensão.
Não tem currículo formal? Use o campo “conte sua história”. A gente lê.